隨著CMOS技術(shù)的出現(xiàn)和進(jìn)步，1982年推出了基于CMOS的浮點(diǎn)DSP芯片。AT&T公司于1984年推出的DSP32是第一個(gè)高性能浮點(diǎn) DSP。1990年推出了浮點(diǎn)DSP芯片MC96002?？梢?jiàn)從80年代以來(lái)，DSP芯片的發(fā)展突飛猛進(jìn)，逐漸決定電子產(chǎn)品的更新?lián)Q代。從運(yùn)算速度看，DSP芯片關(guān)鍵的乘法器部件從40%降到5%以內(nèi)，片內(nèi)RAM數(shù)量增加一級(jí)以上。引腳數(shù)量增加到200個(gè)以上，大大提高了芯片靈活性。本文介紹了基于 TMS320C5416DSP芯片的音頻信號(hào)濾波系統(tǒng)，結(jié)合音頻編解碼TLV320AIC23芯片，F(xiàn)LASH存儲(chǔ)器等實(shí)現(xiàn)語(yǔ)音錄放器硬件的設(shè)計(jì);接著以 CCS環(huán)境下的C語(yǔ)言為軟件設(shè)計(jì)。將語(yǔ)音信號(hào)輸入后，經(jīng)AIC23進(jìn)行采樣后保存在外擴(kuò)存儲(chǔ)器中，再經(jīng)過(guò)DSP帶緩沖串口MCBSP 2讀入DSP，經(jīng)過(guò)FIR濾波器濾除信號(hào)中的噪聲，最后進(jìn)行離散傅里葉快速變換。

1 硬件設(shè)計(jì)方案

本系統(tǒng)采用DSP芯片TMS320C5416和TLV320AIC23音頻編解碼芯片實(shí)現(xiàn)系統(tǒng)的軟硬件設(shè)計(jì)，并在此基礎(chǔ)上完成語(yǔ)音信號(hào)的采集、播放、存儲(chǔ)、分析功能。文中包括3部分：音頻信號(hào)采集、DSP芯片處理信號(hào)、Flash存儲(chǔ)器。系統(tǒng)總體設(shè)計(jì)結(jié)構(gòu)如圖1所示。

TMS320C5416是文中采用的主芯片，是一款低功耗、高性能的DSP芯片，主要功能包括采集語(yǔ)音信號(hào)、存儲(chǔ)以及控制模塊間通信等，將音頻信號(hào)經(jīng)過(guò)采集和壓縮后存放到Flash存儲(chǔ)器中。AIC23的高性能立體聲信號(hào)的輸入支持MIC和LINE?IN兩種方式，可配置寄存器選擇，并且具有可編程增益調(diào)節(jié)。其內(nèi)部集成模數(shù)和數(shù)模轉(zhuǎn)換部件，采用先進(jìn)的采樣技術(shù)，采樣范圍在8K～96K之間。

本設(shè)計(jì)的從芯片TLV320AIC23音頻編解碼芯片，是立體聲音頻Codec芯片，主要負(fù)責(zé)對(duì)語(yǔ)音信號(hào)的A/D轉(zhuǎn)換，采樣編碼及濾波，該芯片是理想的音頻模擬器件，應(yīng)用廣泛;DSP芯片三個(gè)中有兩個(gè)緩沖串口MCBSP0和MCBSP1負(fù)責(zé)控制音頻芯片AIC23，其中MCBSP0串口是SPI接口，實(shí)現(xiàn)語(yǔ)音數(shù)據(jù)的發(fā)送和接收，MCBSP1串口是I2S接口，任務(wù)是寫控制字;Flash存儲(chǔ)模塊可快速訪問(wèn)可電擦寫，即使停電信息也不會(huì)丟失數(shù)據(jù)的存儲(chǔ)器，而且成本很低，可靠性高、穩(wěn)定性強(qiáng)，容量大有幾GB，外形小巧等特性，進(jìn)行讀取和存儲(chǔ)操作為載體。

1.1 系統(tǒng)硬件電路設(shè)計(jì)

本系統(tǒng)采用的DSP芯片TMS320C5416，最高頻率可達(dá)160MIPS，系統(tǒng)實(shí)時(shí)性良好;音頻編解碼芯片TLV320AIC23采樣精度在16～32位。上述兩種芯片的結(jié)合是解決移動(dòng)音頻錄放系統(tǒng)、現(xiàn)場(chǎng)采集語(yǔ)音的理想設(shè)計(jì)。TMS320C5416的3個(gè)MCBSP可以方便地實(shí)現(xiàn) AIC23之間的控制和通信。AIC23是可編程芯片，其內(nèi)部含有11個(gè)16位寄存器，由MODE引腳選擇控制接口采用SPI或者I2C哪種工作方式，MODE=0采用I2C模式;MODE=1表示采用SPI模式。

AIC23獨(dú)立的控制口接收控制器的命令字，而獨(dú)立的數(shù)據(jù)接口交換DSP語(yǔ)音數(shù)據(jù)。為DSP提供工作時(shí)鐘的是12M外部晶振。本系統(tǒng)C5416DSP的MCBSP0連接AIC23的控制接口，MCBS P1連接AIC23的數(shù)據(jù)接口。TMS320C5416DSP連接TLV320AIC23的接口框圖如圖2。

1.2 TMS320C5416DSP模塊設(shè)計(jì)

本次設(shè)計(jì)采用TMS320C5416芯片，其內(nèi)部128K*16的RAM，能有效提高系統(tǒng)的集成度和總體性能。另外它還有3個(gè)多通道緩沖串口，提供128個(gè)通道。C5416芯片的特點(diǎn)有：工作頻率可達(dá)160 MIPS;可以訪問(wèn)的數(shù)據(jù)存儲(chǔ)空間64K、I/O空間64K。

TMS320C5416和TLV320AIC23連接的引腳如下：BCLKX0/1：傳輸時(shí)鐘信號(hào)，是多通道緩沖串行接口發(fā)送器的串行移位時(shí)鐘信號(hào)，復(fù)位時(shí)，默認(rèn)為輸入。當(dāng)OFF為低電平，BCLKX進(jìn)入高組態(tài);TMS320C5416連接FLASH器件時(shí)，DSP芯片每次采集32位的語(yǔ)音數(shù)據(jù)，依次從左聲道開(kāi)始往右聲道寫入Flash器件進(jìn)行存儲(chǔ)。

1.3 TLV320AIC23語(yǔ)音采集及回放接口電路模塊

AIC23芯片內(nèi)部集成了ADC和DAC，兼容C5416的輸入/輸出電壓，它的數(shù)字接口和DSP的MCBSP端口無(wú)縫連接。AIC23采用先進(jìn)的Sigma—delta過(guò)采樣技術(shù)，將大部分的噪聲轉(zhuǎn)移到阻態(tài)，采樣頻率范圍8K～96K提供4種16 bit、20 bit、24 bit和32 bit的采樣數(shù)據(jù)，ADC和DAC的輸出信噪比分別達(dá)到90 dB和100 dB。

TLV320AIC23與TMS320C5416連接的引腳圖如下。BCLK：I2S數(shù)字音頻接口時(shí)鐘信號(hào)，串行數(shù)據(jù)傳輸時(shí)鐘，當(dāng)主模式是AIC23時(shí)，由AIC23產(chǎn)生BCLK且由它傳輸給DSP，此時(shí)的頻率僅為主時(shí)鐘的1/4，當(dāng)從模式時(shí)，DSP產(chǎn)生BCLK;DIN：I2S格式輸入給D/A轉(zhuǎn)換器;DOUT，立體聲ADC產(chǎn)生，I2S格式A/D轉(zhuǎn)換器串行數(shù)據(jù)輸出：LRCIN/LRCOUT：I2SD/A和A/D轉(zhuǎn)換器字時(shí)鐘信號(hào)，主機(jī)模式下，AIC23產(chǎn)生該信號(hào)發(fā)送給DSP，從機(jī)模式下，由DSP產(chǎn)生;SCLK：控制端口串行時(shí)鐘輸入;SDIN：控制端口串行數(shù)據(jù)輸入，控制協(xié)議，傳輸配置數(shù)據(jù);/CS：在SPI模式下，是數(shù)據(jù)鎖存控制端，在I2C模式下，作為外設(shè)7位地址的末位;XTI/MCLK：外部時(shí)鐘輸入。本文中AIC23由外接的晶振提供工作時(shí)鐘，TLV320AIC23從電路模塊電路如圖3。

1.4 語(yǔ)音數(shù)據(jù)存儲(chǔ)接口電路模塊

本文的語(yǔ)音數(shù)據(jù)存儲(chǔ)模塊采用32M*8位的Flash存儲(chǔ)空間，能夠滿足文中對(duì)存儲(chǔ)器芯片的容量以及讀取語(yǔ)音信號(hào)速度。Flash存儲(chǔ)器內(nèi)存放錄音和放音系統(tǒng)數(shù)據(jù)。Flash的構(gòu)成是由一組可獨(dú)立擦除的1KB區(qū)塊，擦除一個(gè)區(qū)塊將使該區(qū)塊全部復(fù)位為1。Flash存儲(chǔ)器每個(gè)區(qū)塊的基地址都固定不變。 Flash存儲(chǔ)器在存儲(chǔ)器中處于起始位置，一般從0開(kāi)始。下圖4為Flash存儲(chǔ)模塊電路圖。

Flash存儲(chǔ)器是一種不揮發(fā)性內(nèi)存，存儲(chǔ)特性相當(dāng)于硬盤，因此成為便攜式數(shù)字設(shè)備的存儲(chǔ)介質(zhì)，同時(shí)Flash存儲(chǔ)器采用串行結(jié)構(gòu)，讀寫單元以頁(yè)和塊為單位，容量可以很大，成本低廉，而且又能確保數(shù)據(jù)讀寫的正確性。閃存的I/O端口有8位，數(shù)據(jù)傳送的方式是輪流傳送命令字。DSP采集到的32位語(yǔ)音數(shù)據(jù)，通過(guò)外部總線分4次，從左往右聲道寫入閃存中。

1.5 電源接口模塊

TMS320C5416DSP的供電結(jié)構(gòu)采用雙電源器件芯片，內(nèi)核電源CVDD和I/O電源DVDD，需要考慮相對(duì)電壓和上電次序。兩種供電控制策略不同：DVDD是3.3 V單電源上電，而CVDD只加載1.6 V，降低供電是想要降低芯片的功耗。雙供電模式可以消除電源間的延時(shí)。在理想狀態(tài)下，I/O電源和內(nèi)核電源應(yīng)該同時(shí)加電，但實(shí)際情況下想要做到并不容易。如果不能同時(shí)加電，需要根據(jù)引腳電平對(duì)工作模式進(jìn)行配置，內(nèi)核要優(yōu)先于I/O供電，要求一種電壓要低于操作電壓，另一個(gè)電壓供電時(shí)間不能超出要求。上電過(guò)程中，要保證I/O緩沖接收到正確的內(nèi)核輸出，并防止系統(tǒng)的總線沖突。加電次序主要取決于內(nèi)部靜電保護(hù)電路如圖5所示。

圖5中可見(jiàn)，需要DVDD不超出CVDD 2 V，于是采用4個(gè)二極管降壓，而內(nèi)核電源不能超過(guò)I/O電源電壓0.5 V，因此只用一個(gè)二極管，否則容易損壞芯片。